

FABRICATION OF SEMICONDUCTOR DEVICE


Patent number: JP6163521
Publication date: 1994-06-10
Inventor: MACHIDA KATSUYUKI; others: 03
Applicant: NIPPON TELEGR & TELEPH CORP
Classification:
- international: H01L21/314
- european:
Application number: JP19920329912 19921117
Priority number(s):

[View INPADOC patent family](#)

Abstract of JP6163521

PURPOSE: To provide a method for fabricating a semiconductor device in which the semiconductor element is protected against hot carrier deterioration by blocking intrusion of water from an interlayer insulation film.

CONSTITUTION: An underlying insulation film 8 having point defects and containing a bonding group of silicon and hydrogen is formed and an upper layer insulation film 9 is formed thereon by coating or CVD or an upper layer insulation film 10 is formed while desorbing water from the insulation film 9 being used as an intermediate layer thus forming an interlayer insulation film 7.



THIS PAGE BLANK (USPTO)

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平6-163521

(43) 公開日 平成6年(1994)6月10日

(51) Int.Cl.⁵

H 0 1 L 21/314

識別記号

庁内整理番号

F I

技術表示箇所

M 7352-4M

審査請求 未請求 請求項の数4(全 6 頁)

(21) 出願番号 特願平4-329912

(22) 出願日 平成4年(1992)11月17日

(71) 出願人 000004226

日本電信電話株式会社

東京都千代田区内幸町一丁目1番6号

(72) 発明者 町田 克之

東京都千代田区内幸町1丁目1番6号 日

本電信電話株式会社内

(72) 発明者 高橋 庸夫

東京都千代田区内幸町1丁目1番6号 日

本電信電話株式会社内

(72) 発明者 高橋 淳一

東京都千代田区内幸町1丁目1番6号 日

本電信電話株式会社内

(74) 代理人 弁理士 山川 政樹


最終頁に続く

(54) 【発明の名称】 半導体装置の製造方法

(57) 【要約】

【目的】 層間絶縁膜からの水分をブロッキングして、半導体素子に対してホットキャリア劣化を与えるおそれのない半導体装置の製造方法を提供する。

【構成】 層間絶縁膜7として、点欠陥を内在し、かつシリコンと水素との結合基を含む下層側の絶縁膜8を形成すると共に、下層側の絶縁膜8上において、塗布法、化学気相反応法などによって上層側の絶縁膜9を形成するか、あるいは、絶縁膜9を中間層側として、この中間層側の絶縁膜9から水分を脱離させながら上層側の絶縁膜10を形成する。



【特許請求の範囲】

【請求項1】 半導体装置における層間絶縁膜の形成工程を含む製造方法であって、前記層間絶縁膜として、点欠陥を内在し、かつシリコンと水素との結合基を含む下層側の絶縁膜を形成すると共に、この下層側の絶縁膜上に塗布法、化学気相反応法などによって上層側の絶縁膜を形成することを特徴とする半導体装置の製造方法。

【請求項2】 請求項1に記載の半導体装置の製造方法において、層間絶縁膜での下層側の絶縁膜を、電子サイクロトロン共鳴法によるECRプラズマCVD法を用いて形成することを特徴とする半導体装置の製造方法。

【請求項3】 半導体装置における層間絶縁膜の形成工程を含む製造方法であって、前記層間絶縁膜として、点欠陥を内在し、かつシリコンと水素との結合基を含む下層側の絶縁膜を形成し、また、この下層側の絶縁膜上に塗布法、化学気相反応法などによって中間層側の絶縁膜を形成し、さらに、この中間層側の絶縁膜から水分を脱離させながら上層側の絶縁膜を形成することを特徴とする半導体装置の製造方法。

【請求項4】 請求項3に記載の半導体装置の製造方法において、層間絶縁膜での下層側の絶縁膜を、電子サイクロトロン共鳴法によるECRプラズマCVD法を用いて形成し、上層側の絶縁膜を、プラズマCVD法を用いて形成することを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

【0001】

【産業上の利用分野】 本発明は、半導体装置の製造方法に関し、さらに詳しくは、半導体素子上に多層配線を形成する場合に適用される層間絶縁膜の形成において、この層間絶縁膜からの水分による素子劣化の程度を低減させるための形成方法の改良に係るものである。

【0002】

【従来の技術】 半導体集積回路の製造においては、高集積化に伴って多層配線技術が必須のこととなっており、この多層配線技術の中でも、特に、層間絶縁膜の平坦化形成技術に関して数多くの手段が開発されている。

【0003】 そして、従来から主に利用されているこの種の層間絶縁膜の形成手段には、所要の平坦性を比較的容易に得られるSOG（有機シランを含む溶液）を塗布する方法があり、また、最近では、TEOS（テトラエトキシシラン）を原料とする化学反応を利用した、いわゆるTEOS-CVD法（化学気相反応法）が用いられるようになってきている。

【0004】

【発明が解決しようとする課題】 しかしながら、従来手段としてのこれらの各方法によって形成される層間絶縁膜については、一般に、その膜質自体がポーラスであり、かつ膜中にあって、反応生成物としての多量の水分を含むことが知られている。

【0005】 一方、MOSFETにおいては、その微細

化によってドレイン電界が増加し、これに伴って生ずるホットキャリアの問題が素子の信頼性上、極めて重要な課題となってきた。このMOSFETにおける問題は、高電界中で高エネルギー状態（いわゆる、ホット状態）になったキャリアがゲート酸化膜中に注入されて、この酸化膜内に捕獲されたり、ゲート酸化膜と基板との間に界面準位を発生させて素子特性を劣化させるというもので、この際、ゲート酸化膜中にOH基やH基が多量に存在すると、ホットキャリア注入に伴う素子劣化の程度が大きくなることが知られている。

【0006】 前記したSOGによる塗布方法、TEOS-CVD法によって形成されるそれぞれの絶縁膜では、膜中に多量の水分を含むことから、この水分がゲート酸化膜中にまで拡散すると、このゲート酸化膜中にOH基やH基が形成されて、ホットキャリアによる素子劣化を加速する可能性があるもので、このために、これらの各形成法によって得られる絶縁膜を単層膜として使用することは、素子の信頼性上問題がある。

【0007】 また別に、従来、配線上に直接的にこれらの絶縁膜を形成しない方法として、グロー放電型のプラズマCVD法によって形成される絶縁膜を敷く手段も考えられている。ただし、ここでの絶縁膜を設ける理由は、素子劣化防止のためではなく、膜の形成温度とか、膜中の不純物に起因した配線の劣化防止を目的とする保護膜のためである。

【0008】 ここで、このような従来法であるプラズマCVD法による絶縁膜によって、前記塗布方法による絶縁膜をサンドイッチして素子上に形成したときの素子のホットキャリア耐性寿命を図8に示す。この図8は、素子における信頼性寿命の単位チャネル幅当たりの基板電流依存性を示しており、この場合、素子の基板電流は、発生したホットキャリアの数に比例し、素子に加えられる電源電圧が大きいほど、大きな基板電流が流れることから、この種の素子でのホットキャリアによる信頼性寿命と基板電流の間には、 $\log - \log$ プロット上で線形関係があり、信頼性寿命の予測には、基板電流を用いるのが通常である。

【0009】 そして、この図8からも明らかなように、素子における電源電圧が、例えば、3.3Vのときのホットキャリア耐性寿命は、約5ヵ月程度と予測できるのであるが、素子として実質的に望まれる当該寿命は、およそ10年を目処にする必要があるために、このような層間絶縁膜の構成による素子では、その信頼性を保証できないものであった。

【0010】 本発明は、このような従来の問題点を解消するためになされたもので、その目的とするところは、層間絶縁膜からの水分をブロッキングできて、半導体素子に対してホットキャリア劣化を与えるおそれのないようにした、この種の半導体装置の製造方法、ここでは、多層配線構造を有する半導体素子での層間絶縁膜の形成

3

方法を提供することである。

【0011】

【課題を解決するための手段】前記目的を達成するために、本発明は、半導体装置における層間絶縁膜の形成工程を含む製造方法において、層間絶縁膜として、点欠陥を内在し、かつシリコンと水素との結合基を含む下層側の絶縁膜を形成すると共に、この下層側の絶縁膜上に塗布法、化学気相反応法などによって上層側の絶縁膜を形成するようにしたものである。

【0012】また、本発明は、半導体装置における層間絶縁膜の形成工程を含む製造方法において、層間絶縁膜として、点欠陥を内在し、かつシリコンと水素との結合基を含む下層側の絶縁膜を形成し、また、この下層側の絶縁膜上に塗布法、化学気相反応法などによって中間層側の絶縁膜を形成し、さらに、この中間層側の絶縁膜から水分を脱離させながら上層側の絶縁膜を形成するようにしたものである。

【0013】

【作用】従って、本発明においては、層間絶縁膜として下層側の絶縁膜での点欠陥を水分のブロッキングとして利用することにより、水分による素子のホットキャリア劣化を回避し得る。

【0014】

【実施例】以下、本発明に係る半導体装置の製造方法の実施例につき、図1ないし図7を参照して詳細に説明する。

【0015】図1は、本発明の一実施例をMOSFETに適用した場合での装置構成の概要を模式的に示す断面図である。

【0016】この図1の装置構成において、符号1は素子分離領域、2はゲート電極、3はゲート酸化膜、4はシリコン基板であり、また、5はこれらを覆う第1の層間絶縁膜、6は第1の層間絶縁膜5の開口部を通して活性領域に接続されたそれぞれの各配線金属を示し、さらに、7はその上に形成される第2の層間絶縁膜であって、点欠陥を内在すると共に、かつシリコンと水素との結合基を含む最下層（下層側）の絶縁膜8と、中間層（中間層側）の絶縁膜9と、最上層（上層側）の絶縁膜10との各層からなっている。

【0017】具体的には、本実施例の場合、ゲート電極2として、ポリシリコンを3000オングストローム程度の厚さに、ゲート酸化膜3として、ドライ酸化法によって100～200オングストローム程度の厚さに、第1の層間絶縁膜5として、BPSGを5000オングストローム程度の厚さに、配線金属6として、AlSiCuを5000オングストローム程度の厚さにそれぞれ形成した。また、第2の層間絶縁膜7における最下層の絶縁膜8として、電子サイクロトロン共鳴法を用いたECRプラズマCVD法によるSiO₂膜を3000オングストローム程度の厚さに形成し、中間層の絶縁膜9と

4

して、オゾンによるTEOSの分解反応を利用した常圧CVD法でのオゾンTEOS-SiO₂膜の形成後、塗布法によって形成したSOG膜を用い、最上層の絶縁膜10として、プラズマCVD法によるSiO₂膜を2000オングストローム程度の厚さに形成した。

【0018】ここで、前記ECRプラズマCVD法とは、温度が200℃程度以下の低温によって高品質の絶縁膜を形成する方法である。本実施例での形成条件としては、SiH₄とO₂との混合ガスを用い、ガス圧が1.0mTorr、マイクロ波パワーが600Wであってよい。なお、本実施例では、ECRプラズマCVD装置において、rfパワーを印加していないが、これを印加することで膜質の改善をさらに行なう条件を付加してもよいことは勿論であり、この条件付加は、特に、側壁段差の改善のために不可欠である。また、オゾンTEOS-SiO₂膜の形成条件については、65℃程度に維持したTEOS中を通過させる窒素ガスの流量を3リットル/分程度、オゾン流量を38ミリリットル/分程度、基板温度を400℃程度とした。さらに、塗布法によるSOG膜の形成については、オゾンTEOS-SiO₂膜の形成後、400℃程度の温度でキュアを行なった。そして、このようにして得るオゾンTEOS-SiO₂膜とSOG膜とは、水分に対する吸湿性が高く、かつ水分の含有量が多い。

【0019】次に、前記ECRプラズマCVD法における点欠陥と水分の阻止能について述べる。

【0020】図2は、ECRプラズマCVD法、この場合、電子サイクロトロン共鳴法を用いたECRプラズマCVD法による最下層の絶縁膜8、ここでは、SiO₂膜の点欠陥量を示しており、横軸は、SiH₄とO₂との流量比で、縦軸は、ESR測定によって求めたスピン電子密度、つまり、点欠陥密度である。この図2から明らかなように、ここでのECRプラズマCVD法による点欠陥は、流量比が0.5以上の場合、10¹⁸cm⁻³以上であることがわかり、また、SiH₄の流量を少なくして、O₂との流量比を小さくしたときに、そのスピン電子密度は、測定限界値以下であった。すなわち、これを換言すると、流量比を小さくすると点欠陥が少なくなることがわかる。

【0021】また、図3は、前記SOG膜上に対し、ECRプラズマCVD法によってそれぞれに膜厚の異なるSiO₂膜を形成したときのTDS法(Thermal Desorption Spectroscopy)による水素と水分量との分析結果を示しており、このECRプラズマCVD法において、SiH₄とO₂とのガス流量比は0.5である。この図3から明らかなように、それぞれの膜厚において、水素の放出ピークが終了してから、水分の放出が始まっていることがわかる。

【0022】また、図4は、SOG膜上にECRプラズマCVD法によるSiO₂膜を形成し、かつSiH₄と

O₂ との流量比を変化させたときのTDS法による水分量の分析結果を示す。この図4から明らかなように、流量比を増加させることで、水分の阻止能が向上するのがわかる。

【0023】さらに、図5は、SiH₄ とO₂ との流量比を変化させたときのECRプラズマCVD法によるSiO₂ 膜での赤外吸収特性のSi-Hピークを示す。この図5から明らかなように、流量比の増加に伴ってSi-Hの結合量が増加することがわかる。

【0024】ここで、図2に示されているように、流量比を変えても絶縁膜中での点欠陥の量に変化のないことから、この膜中におけるシリコンと水素との結合基が点欠陥に関与している可能性がある。すなわち、ECRプラズマCVD法による絶縁膜が水分に対してブロッキング効果のある理由としては、単なる点欠陥だけでなく、Si-Hの水素が、その後の熱処理により脱離して点欠陥を形成し、水分をブロックしているものと考えられる。本発明では、ECRプラズマCVD法において、SiH₄ の流量を増加することによって、水分の阻止能を向上させることを1つの特徴としているが、Si₂H₆ のガスを用いてSi-Hの結合を増加させたり、あるいは、窒化膜、オキシナイトライド膜を用いても可能であることは勿論である。

【0025】次に、前記図1の装置構成における第2の層間絶縁膜7としての最上層の絶縁膜10を形成する場合について述べる。

【0026】先に述べたように、本実施例では、この最上層の絶縁膜10として、プラズマCVD法によるSiO₂ 膜を2000オングストローム程度の厚さに形成しているが、その理由としては、この種のプラズマCVD法によって絶縁膜を形成する場合、ここでの絶縁膜の形成に利用するプラズマCVD装置のウェハホルダーによってウェハが加熱されるために、膜形成時における前処理とか、膜形成中において、中間層の絶縁膜9から水分を容易に脱離させることができると共に、併せて、この中間層の絶縁膜9を最上層の絶縁膜10によって被覆でき、全体としての水分の少ない第2の層間絶縁膜7を実現し得るからである。

【0027】ここで、図6は、前記SOG膜上にあって、プラズマCVD法によるSiO₂ 膜を形成した場合でのTDS法による水分の脱離の状態を調べた結果を示す。この図6から明らかなように、プラズマCVD法では、実質的に400℃程度で基板を加熱しており、これによって400℃程度までの温度におけるSOG膜中の水分がなくなっていることから、この場合での脱離のピークが現れないものと考えられる。すなわち、これは上記した各点の成立を証明していることにほかならないものといえる。なお、本実施例の場合は、最上層の絶縁膜10の形成にプラズマCVD法を用いたが、膜形成に際して基板を加熱し得る機構を有する膜形成装置であ

ば、同様な作用が得られることは勿論である。

【0028】さらに、図7は、本実施例を適用した場合での素子の信頼性寿命特性を示し、中間層の絶縁膜9として、オゾンTEOS-SiO₂ 膜上にSOG膜を形成した場合であって、この図7から、電源電圧が3.3Vのとき、その寿命が改善されていることがわかる。そして、このように素子における信頼性寿命が改善される理由は、最下層の点欠陥を内在してシリコンと水素との結合基を含む絶縁膜8が水分をブロッキングすると同時に、中間層の絶縁膜9としてのオゾンTEOS-SiO₂ 膜とSOG膜からの水分を最上層の絶縁膜10の形成に際して脱離させ、この膜中での水分量を低減させたためであり、この結果、多層配線に必要とされる効果的な層間絶縁膜を提供できて、半導体素子の信頼性を保証し得るのである。

【0029】

【発明の効果】以上、実施例によって詳述したように、この発明方法によれば、層間絶縁膜として、点欠陥を内在し、かつシリコンと水素との結合基を含む下層側の絶縁膜を形成すると共に、下層側の絶縁膜上に塗布法、化学気相反応法などによって上層側の絶縁膜を形成したから、下層側の絶縁膜が水分のブロッキング膜として機能し、水分による素子のホットキャリア劣化を容易かつ効果的に回避し得るという優れた特長がある。

【図面の簡単な説明】

【図1】本発明の一実施例をMOSFETに適用した場合での装置構成の概要を模式的に示す断面図である。

【図2】同上実施例におけるECRプラズマCVD法による絶縁膜の点欠陥量を示す説明図である。

【図3】同上実施例におけるSOG膜上にECRプラズマCVD法によって膜厚の異なるSiO₂ 膜を形成したときのTDS法による水素と水分量との分析結果を示す説明図である。

【図4】同上実施例におけるSOG膜上にECRプラズマCVD法による絶縁膜を形成し、かつSiH₄ とO₂ との流量比を変化させたときのTDS法による水分量の分析結果を示す説明図である。

【図5】同上実施例におけるSiH₄ とO₂ との流量比を変化させたときのECRプラズマCVD法による絶縁膜での赤外吸収特性のSi-Hピークを示す説明図である。

【図6】同上実施例におけるSOG膜上にプラズマCVD法によるSiO₂ 膜を形成した場合でのTDS法による水分の脱離の状態を示す説明図である。


【図7】同上実施例を適用した場合での素子の信頼性寿命特性を示す説明図である。

【図8】従来の層間絶縁膜としてのプラズマCVD法による絶縁膜により、塗布方法による絶縁膜をサンドイッチして素子上に形成したときの素子のホットキャリア耐性寿命を示す説明図である。


【符号の説明】

- | | |
|------------|---------------------|
| 1 素子分離領域 | 6 配線金属 |
| 2 ゲート電極 | 7 第2の層間絶縁膜 |
| 3 ゲート酸化膜 | 8 第2の層間絶縁膜の最下層の絶縁膜 |
| 4 シリコン基板 | 9 第2の層間絶縁膜の中間層の絶縁膜 |
| 5 第1の層間絶縁膜 | 10 第2の層間絶縁膜の最上層の絶縁膜 |


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】



【図8】



【図7】



フロントページの続き

(72)発明者 下山 展弘

東京都千代田区内幸町1丁目1番6号 日
本電信電話株式会社内